{"id":"mb-20260907-c2f474","kind":"deep","title":"两块 7 纳米的芯片叠在一起","summary":"两块 7 纳米的芯片叠在一起","body":"两块 7 纳米的芯片叠在一起，\n等于一块 3 纳米吗？\n\n物理学给出的账单，\n从来不是简单的加法。\n\n2026 年 9 月，华为发布了搭载 3D 堆叠技术的麒麟 9050。\n在阿斯麦（ASML）极紫外光刻机（EUV）受限的背景下，\n这被看作中国半导体绕开设备限制的关键一跃。\n\n平面的晶圆上做不大，\n那就往垂直方向盖楼。\n把原本并排平铺的计算单元，上下分层堆叠，\n用微米级的铜点在垂直方向直接打通。\n在半导体工程里，这叫 3D 逻辑堆叠。\n\n往垂直方向盖楼，到底能换来什么？\n\n晶体管越做越小，\n但算力的瓶颈，早就转移到了电线上。\n在一块平面的芯片里，数十亿个晶体管要协同工作，\n电信号必须跑过数公里长的微型铜线。\n晶体管开关只要几皮秒，\n信号在漫长的铜线里穿梭，却会被电阻和电容死死拖住。\n这就是芯片设计里的「RC 延迟」。\n在先进制程中，超过 70% 的电量和延迟，\n全消耗在了这几公里长的铜线上。\n\n3D 堆叠直接打破了这个几何难题。\n它把横向几毫米的漫长电路，\n变成了垂直方向只有几微米的硅通孔（TSV）。\n信号传输距离直接缩短了一千倍。\n延迟暴跌，带宽瞬间拉满。\n\n这也是华为提出「时间常数缩放定律」的逻辑。\n不跟纳米尺寸死磕，\n直接缩短信号在电线上的跑道。\n\n但是，这台机器能彻底绕开光刻机吗？\n\n半导体物理从来没有白给的便宜。\n躲开了光刻机的刀，\n就必须撞上两堵硬碰硬的物理墙。\n\n第一堵墙，叫热阻叠加。\n平面的芯片，发热面朝上，热量直接导出到均热板。\n一旦两层高功耗核心叠在一起，\n压在底层的计算单元，就被上层芯片和粘合介质严密包裹。\n在一部厚度只有几毫米、全靠被动散热的手机里，\n局部热密度直接翻倍。\n只要高负荷跑上几分钟，\n温度墙就会强制芯片降频降速。\n\n第二堵墙，叫良率乘数衰减。\n在先进制程晶圆上，单颗芯片的良率如果算 70%，\n做 3D 堆叠，需要两层芯片同时完好，并通过微米级的混合键合精密焊接。\n两层良率必须相乘。\n70% 乘以 70%，综合良率瞬间跌破 50%。\n只要其中一层有一个纳米级缺陷，\n整颗双层芯片就只能当场报废。\n\n台积电和英特尔很早就掌握了垂直堆叠技术，\n但它们绝大多数时候，只敢把它用在机房里配着水冷排的服务器芯片上。\n在功耗预算只有几瓦的手掌设备里，\n谁都没法违背热力学规律。\n\n用空间维度代偿工艺差距，是一套聪明的工程解法。\n它把成熟工艺的互连效率逼到了极限。\n但先进封装是止痛药，不能替代光刻机。\n芯片的战争，最终还是要回到热力学与良率的硬账本上。","topic":"两块 7 纳米的芯片叠在一起","frame_type":["空间维度代偿与热阻良率双重约束（RC延迟缩放 v","机制"],"citations":[],"channel_note":"","identity_notice":"","source_type":"generated","status":"published","generated_at":"2026-09-07 16:22:58","legal_anchor_count":0,"transcript_citation_count":0}