---
id: "mb-20260831-6b0f32"
kind: "deep"
title: "每做出四块高带宽内存，就有三块直接送进报废箱"
topic: "每做出四块高带宽内存，就有三块直接送进报废箱"
source_type: "generated"
status: "published"
generated_at: "2026-08-31 20:21:54"
frame_type: ["复合良率乘法与非市场化成本兜底", "机制"]
legal_anchor_count: 0
transcript_citation_count: 0
---

# 每做出四块高带宽内存，就有三块直接送进报废箱

每做出四块高带宽内存，就有三块直接送进报废箱。

75% 的报废率。

没有任何一家按商业逻辑运行的芯片公司，能在这个良率下活过三个月。

但长鑫存储做出的 HBM3E 试产芯片，已经送到了阿里平头哥和寒武纪的测试台上。

很多人看到这个消息，第一反应是管制失效了，或者中方突破了。

两边都没看清底下那台正在咬合的真正机器。

做高带宽内存，和做普通芯片完全是两套物理规则。

普通内存是一张平面的纸，上面哪怕有几个坏点，切掉那一颗，剩下的还能卖。

高带宽内存是搭积木。

它要把 8 块甚至 12 块内存芯片，像盖摩天大楼一样垂直叠在一起。

中间靠成千上万根比头发丝还细的硅通孔，把每一层死死焊住。

这里立着一条半导体行业的铁律：复合良率乘法。

假设单层芯片的良率是 60%。

8 层芯片叠在一起，成品的理论良率直接跌成 60% 的 8 次方。

算出来的综合良率，只有微薄的 1.6%。

哪怕每一层都提前做严格测试，堆叠封装本身的受热和微米级形变，依然会带来巨大的连带损耗。

行业分析机构 SemiAnalysis 测算过长鑫的良率模型：综合良率大约只有 25%。

这意味着每生产一颗合格的成品，底下就要烧掉三颗报废芯片的产能和硅片。

更致命的瓶颈在制造设备。

国际巨头 SK海力士和三星做 HBM3E，用的是极紫外光刻机，在 12 到 14 纳米的先进节点上跑。

芯片面积小，发热低，良率自然高。

长鑫拿不到极紫外光刻机。

它只能靠老一代的深紫外光刻机，用多重曝光强行去刻精细线路。

曝光次数翻倍，光罩成本翻倍，缺陷概率翻倍。

做出来的单颗芯片面积更大，发热更高，厚度更难控制。

要把 8 块发热更大、更厚的芯片塞进行业标准规定的几百微米厚度里，良率能爬到 25%，已经是工程上的极限拉扯。

按自由市场的账本，这种芯片根本不该走出实验室。

SK海力士的良率在 80% 以上，长鑫的单颗成本可能是对手的数倍。

但地缘管制的特殊环境，彻底改写了商业重力法则。

对国内的人工智能芯片设计方来说，高成本的国产内存不是为了比拼性价比。

它的唯一任务是让算力芯片不至于饿死在内存墙前。

市场竞争看的是边际成本。

战略断供看的是从零到一的生存阈值。

报废的那 75% 成本，没有被算进市场售价里。

它被当成了一笔巨额的系统性保费，由非市场化的资本机制默默兜了底。

出口管制确实锁死了最先进的设备和效率。

但当技术不再以盈利为唯一生存标准时，物理极限上的高昂浪费，就会被转化成一种极度沉重、却真实运转的替代方案。

_Rendered by mubei-terminal._