---
id: "mb-20260924-0c78c8"
kind: "deep"
title: "四万八千个接头的机房噩梦：拆解华为Atlas 960E近封装光学与算力通信墙"
topic: "四万八千个接头的机房噩梦：拆解华为Atlas 960E近封装光学与算力通信墙"
source_type: "generated"
status: "published"
generated_at: "2026-09-24 19:23:15"
frame_type: ["近封装光学与集群统一内存互联（Near-Pack", "机制"]
legal_anchor_count: 0
transcript_citation_count: 0
---

# 四万八千个接头的机房噩梦：拆解华为Atlas 960E近封装光学与算力通信墙

把四千多张芯片连成同一个大脑，最先顶不住的往往是机柜上的接头。
按照传统的机房布线方案，想让四千张顶级芯片无缝协同工作，你得在机柜面板上密密麻麻插进四万八千个可插拔光模块。
光是伺候这几万个发热的小金属盒，每小时就要白白烧掉几百度电。
更让人头疼的是可靠性。
几万个光学元件塞进机房，按照常规故障率推算，每隔几个小时就可能坏掉一个。
但在大模型训练的世界里，只要有一根关键光纤掉线，四千张芯片就得全体停工。
大家只能坐在那里，眼睁睁看着算力空转，等待系统排查、重启并重新加载数据。
每天宝贵的时间，大半都浪费在停机和保存进度上了。

既然这么麻烦，为什么非要把四千张甚至上万张芯片死死捆在一起？
分散成一个个小集群慢慢算不行吗？
不行。
因为大模型的参数规模，已经一路狂飙到了万亿甚至十万亿级别。
单张芯片哪怕性能再强，塞不下一整个模型，就必须把模型切碎，分摊到几千张卡上同时跑。
这里面藏着一个非常现实的物理限制。
受限于外部技术管制，国内代工厂无法获得最先进的极紫外光刻机（EUV）。
单颗芯片在晶体管密度和原始计算性能上，客观上落后于英伟达最新的旗舰产品。
单兵打不过，怎么办？
那就只能靠兵团作战。
如果单颗芯片的算力有差距，就用四千张、八千张，甚至一万五千张芯片组成庞大的集群，靠庞大的规模把总算力强行拉齐。

但规模每扩大一倍，物理定律的惩罚就会猛烈一倍。
这就是超大规模集群绕不开的物理死角：阿姆达尔定律与通信墙。
当几千张芯片共同训练一个庞大模型时，芯片之间需要以极高的频率同步海量参数。
这个时候，算力本身跑得飞快，数据在芯片之间来回传输的速度却成了致命瓶颈。
如果在主板上用铜线传输信号，高频电信号只要跑出一两米，就会因为衰减而变成无法识别的噪音。
跨机柜的长距离通信，必须把电信号转成光信号，通过光纤来传递。
这就把整个系统重新推回了开头的死局：
你必须插上整整四万八千个高功耗、易损坏的光模块。
庞大的芯片集群，被通信线路硬生生卡住了脖子。

这个死结到底该怎么解？
在 2026 年 9 月的华为全联接大会上，华为副董事长兼轮值董事长汪涛公布了他们的工程拆招方案。
他们拿出的核心武器叫 Atlas 960E 超节点。
这台庞然大物把四千零九十六颗昇腾芯片紧密连接在一起，能够提供 8 EFLOPS 的 FP8 浮点算力。
他们是怎么解决那四万八千个光模块的？
做法非常激进：
他们把笨重的独立光模块扔了，直接把激光光源和光学引擎贴到了芯片封装旁边。
这就是业界前沿的近封装光学技术，英文缩写是 NPO。
华为把自研的近封装光引擎命名为 Hi-ONE。
过去高频电信号需要跑过漫长的电路板导线，再钻进机柜面板上的光模块；
现在，芯片旁边的电路走线被压缩到了毫米级。
电信号刚出芯片，一瞬间就被转换成光脉冲，顺着光纤直接发射出去。
带来的改变非常直接。
整套系统用五千五百个集成的 Hi-ONE 光引擎，完全替代了过去所需的四万八千个传统 800G 光模块。
光是这一项改动，就为互联系统省下了超过 550 千瓦的功耗。
更关键的是可靠性。
几万个高故障率的可插拔接头消失了，整个超节点系统的可用度提升到了 99.8%。

光有高速的光缆还不够，四千张芯片怎么才能像单台电脑那样顺畅调度？
这就需要底层协议来配合了。
华为拿出了自研的灵衢统一互联总线，英文叫 UnifiedBus。
以往的机房里，不同服务器访问彼此的内存，需要跨越繁琐的网络协议层层封装与中转。
而在灵衢总线的架构下，四千多颗处理器、大容量的高带宽内存和固态硬盘，被整合成了一套统一的内存编址空间。
整整 1 PB 的高带宽内存被完全打通，芯片跨节点读取数据就像在本地读写一样顺畅。
在更长远的规划里，华为甚至公布了包含 15488 颗处理器的 Atlas 960 超节点蓝图。
那套系统规划了 34 PB/s 的互联带宽和 4460 TB 的庞大内存，目标直指十万亿参数的大模型训练。
按照汪涛公布的节奏，用于训练的昇腾 960DT 提前到了 2027 年一季度发布，用于推理的 960PR 紧随其后。
未来两年，还将按每年一代的节奏推出昇腾 970 和 980。

他在演讲中还提出了一个概念：陶（τ）缩放定律。
这套说法的逻辑很明确：既然在物理晶体管几何尺寸上很难继续缩小，那就通过架构创新、降低时延和能效优化，在时空尺度上换取性能翻倍。
把这个技术词汇翻译成人话，意思其实非常清楚：
依赖单个晶体管变小变快的传统摩尔定律，在外部管控下已经很难走通了。
未来的破局路径，必须全面转向系统工程。
单张芯片工艺受限，就靠自研总线打通内存；
机柜连线功耗爆炸，就靠近封装光学强行压缩通信损耗。

那么，这套庞大的系统工程，真的能直接反超英伟达吗？
如果冷静地看，前方的工程挑战依然严峻。
英伟达手里捏着台积电成熟的先进工艺，拥有极高的单卡计算效率；
它背后的 NVLink 铜缆背板和全球数百万开发者构筑的 CUDA 软件生态，更是一道极难逾越的护城河。
把一万五千颗芯片连成一个集群，设计蓝图是一回事，在现实中稳定跑起来是完全不同的另一回事。
近封装光学的制造良率极难把控，只要一颗光引擎在封装时出现微小瑕疵，整块昂贵的主板可能就要报废。
几千颗高功耗处理器密密麻麻挤在一起，液冷散热系统的任何一次微小渗漏，都会带来灾难性的后果。
更不用说数万颗芯片协同训练时，底层编译器如果无法完美平衡任务分配，海量算力依然会在互相等待中白白流失。

但这件事展现出了一种极其真实的工程韧性。
当最顺手的工艺升级路线被切断时，工程师们没有停留在口头争论上。
他们选择把现有的物理条件压榨到极限。
既然单张芯片做不到最小，他们就去解决四万八千个接头的发热与损坏；
既然无法获得最先进的光刻机，他们就用光学与先进互联把整个机房拼接成一颗巨大的超级芯片。
算力竞赛的真正战线，早已从微米级的晶圆表面，蔓延到了挤满光纤与冷却液的机柜内部。

_Rendered by mubei-terminal._