台积电先进封装涨价20%背后的物理账本：为什么芯片越大产线越慢

芯片哪怕一颗都不多做，工厂也得拼命买新设备。 台积电最近传出消息，要把先进封装的服务价格再涨 10% 到 20%。 而且关键设备的交货周期，从过去的 3 到 6 个月，硬生生拉长到了 6 到 8 个月。 去买设备的厂商，现在连砍价的环节都直接省了，只要能早一天交货，按标价全额付钱。 按常理说，芯片总出货量如果没翻倍，产线怎么会挤成这样？

答案很有意思：现在的 AI 芯片，长得实在是太大了。 我们平时总觉得造芯片就是光刻机在硅片上雕花。 但现在的顶级算力芯片，早就不是一块单独的硅片了。 在半导体制造里，有一个物理上的硬天花板，叫光罩极限。 一台最先进的光刻机，镜头单次曝光的最大面积，大约只有 858 平方毫米。 大概就是一枚邮票的大小。 单块芯片做到了这个尺寸，就再也做不大了，光刻机的镜头罩不住了。

可是大模型对算力的胃口没有上限。 一枚邮票不够用怎么办？ 工程师想了个办法：一块不够，那就拼多块。 把几颗计算核心切开，旁边再围上一圈高带宽内存，一起贴在一块超高密度的底板上。 底板内部布满几万根极其微小的导线，让它们之间通信快得像在同一块芯片上一样。 台积电的这门手艺，就叫 CoWoS 封装。 英伟达的芯片就是这么干的。

早期的计算芯片，底板面积差不多也就一倍光罩极限。 到了现在的 Blackwell，底板直接撑到了 3.3 倍。 两颗主芯片加八颗高带宽内存，全部塞在一块基板上。 台积电董事长魏哲家在公开场合说，5 倍光罩极限的封装已经高良率量产，后面还在规划 9 倍和 14 倍的怪物。 芯片越做越大，看起来只是占地面积变大，但工厂的账本完全变了。 为什么？ 因为封装设备的每小时产出，直接崩掉了。

最先顶不住的是晶圆本身的形状。 一块 12 英寸的晶圆是圆的，面积大约 7 万多平方毫米。 原本做小芯片，一块晶圆能切几十上百颗。 现在单颗封装基板膨胀到 5 倍甚至 9 倍，一块大圆盘上，满打满算只能切出寥寥几颗。 边角上切不完整的残片全得废弃，材料浪费翻倍。

面积吃亏还不算，机器的干活速度也在往下掉。 以前光刻机照一次就能搞定一层。 现在底板面积是镜头的几倍大，机器必须像缝被子一样，照完一块挪一下，分多次曝光再严丝合缝地拼接起来。 机器跑完一片晶圆的时间成倍增加。 拼装的时候更费劲。 以前机械臂抓一颗芯片放上去热压键合就行。 现在一块基板上要贴两颗主芯片，再精确贴上八颗甚至十二颗内存芯片。 抓取、对准、加热、施压，还要严格控制温度，防止基板受热翘曲。 动作变多了，时间变长了，每台设备一个小时能吐出来的成品数量直接跳水。

光贴上去还没完，后道测试也是个无底洞。 芯片内部的晶体管和连线翻了几倍，测试时间呈指数级上升。 测试一颗新一代芯片花的时间，是上一代的 4 倍甚至 7 倍。 原本一台测试机一天能测一百颗，现在一天只能测二十多颗。 这下看明白问题出在哪了。 哪怕客户订购的芯片总数一颗都没增加，只要芯片的物理面积变大、零件变多，工厂就必须采购好几倍的设备，才能交出同样数量的货。 更要命的是，这种需求已经不只是英伟达的 GPU，连各大云厂商自研的服务器 CPU 和定制芯片，也全挤进了同一条队伍。

设备厂造不出那么多机器，交期只能拉长到 8 个月。 晶圆厂的产线被塞得水泄不通，成本和工时直线上升。 这个时候，台积电宣布涨价 20%，下游的科技巨头哪怕心里滴血，也只能乖乖掏钱。 因为谁拿不到封装产能，谁的顶级算力就得在仓库里趴着。 很多人以为 AI 的瓶颈在算法，或者在先进制程的纳米数。 走到物理世界的工厂里才发现，把几块发热的硅片紧紧贴在一起，就已经是一场把整个供应链逼到极限的硬仗了。